计算机组成原理（湖科大教书匠yyds）

image-20250322160758324

存储器

存储器的分类

**存储介质：**1.磁存储器（软盘、机械硬盘） 2.光存储器（光盘） 3.半导体存储器（内存条，固态硬盘）

**存取方式：**1.顺序存储器（磁带） 2.随机存储器（固态硬盘） 3.直接存储器（介于前两者间，代表：机械硬盘）

**可改写性：**1.读写存储器 2.只读存储器

**可保存性：**1.易失性存储器（CPU内的寄存器、cache、内存（条）） 2.非易失性存储器

**功能和存取速度：**1.寄存器存储器 2.高速缓冲存储器 3.主存储器 4.辅助存储器

image-20250308101539307

主存的基本结构

image-20250308102012380 image-20250308102647284

单译码结构和双译码结构

image-20250308103141182 image-20250308103945382

主存中数据的存放

将字节地址逻辑右移一位即可得到半字地址，再逻辑右移一位即可得到字地址。

image-20250322144656449

Intel86、IA64、RISC-V等处理器采用小端方式

PowerPC、ARM、MIPS等处理器同时支持大小端方式

image-20250322144953321 image-20250322151613400

目前主流编译器多采用边界对齐方案

image-20250322145143857
image-20250322150003159

静态随机存储器SRAM（Static Random-Access-Memory）

image-20250322152206789
image-20250322153534691

SRAM——存储元扩展与存储阵列扩展

image-20250322153901509
image-20250322154104348

SRAM存储器结构及其芯片实例

上面的存储阵列扩展就构成了一个存储体

image-20250322154525418
image-20250322160329282

DRAM——存储元及其扩展

image-20250322160535455
image-20250322160713151

DRAM——存储器的动态刷新

image-20250322163909626

DRAM在刷新时是不能响应CPU的访问的，因此CPU对DRAM进行访问与内存控制器对DRAM进行刷新操作就存在内存争用问题，可采用集中刷新、分散刷新、异步刷新等刷新方式来解决此问题。

DRAM存储芯片实例及其发展

image-20250322164654630

Synchronous Dynamic Random-Access-Memory这里的S表示同步，和SRAM中的S不一样。

image-20250322165206352

只读存储器ROM简介

image-20250322165359593

image-20250322172055680

值得一提的是虽然许多只读存储器名字里带了个“只读”，但除了MROM外大多数只读存储器都是可写入的，只不过不同的只读存储器对写入有着不同的限制。

image-20250322172620141

RAM与ROM统一编址！！！！

CDROM与软盘和机械硬盘一样都采用的直接读取方式。

主存的扩展及其与CPU的连接

image-20250322141851428
image-20250322204058182

主存系统的优化——双端口存储器

image-20250322204537357

同一个存储器具有两个独立的存储器端口，可分别接上两个cup核心，但是当两个CPU同时访问存储器中的同一地址时会产生冲突，这是就要靠BUSY#信号的输出来延迟其中一个CPU的访问。

image-20250322204844305

主存系统的优化——单体多字存储器

image-20250322205526708

利用多通道内存技术提升主存访问性能时需要两个内存条各方面的参数完全一样

image-20250322205750054

主存系统的优化——多体交叉存储器

image-20250322210437851

高位多体交叉可以看成竖着往下排

image-20250322210848854

低位多体交叉可以看作是将高位多体交叉的模块地址与块内地址换了个位置，也可以看成是横着排。

低位多体交叉各存储模块间之所以要错开工作是为了避免同时访问后同时向数据总线输出而造成冲突，同时在这种模式下可以从任意地址（某个模块的某个存储单元）开始顺序存取。

image-20250322211832196

高速缓冲存储器——Cache

Cache相关的基本概念

image-20250327190657866

image-20250327191013810

image-20250327192618467
image-20250327192720118
image-20250327193037413

Cache的读写流程

image-20250327193317583

image-20250327194209476

好题

image-20250322191906698

该题的解析应为212K *4B/29K*4B(32bit，即扩展后的32位)=8组512K*32位的扩展芯片，每组要用到4个RAM芯片，固需要的总芯片数为32个。

需要注意的是此题中RAM储存器的容量为212*210*22*23=227bit，而一个512K*32位的扩展芯片容量为29*210*25=224bit，固单纯从做题角度来看可以直接用(212210*22*23)/512K*8=(212*210*22*23)/(29*210*23)=25。

image-20250322212523715